5G基站硬件架构及演进研究
发布时间：2022-06-09 10:04:49 所属栏目：大数据 来源：互联网
导读：摘要： 基站硬件架构决定了设备形态与性能，进而影响5G网络的服务能力。5G时代多样化的业务需求对网络能力提出了更高要求，推动5G基站向专用硬件增强与架构通用化两个方向持续演进。介绍了5G基站的硬件架构、核心器件及产业发展状况，分析了基站硬件架构的未
|
摘要： 基站硬件架构决定了设备形态与性能，进而影响5G网络的服务能力。5G时代多样化的业务需求对网络能力提出了更高要求，推动5G基站向专用硬件增强与架构通用化两个方向持续演进。介绍了5G基站的硬件架构、核心器件及产业发展状况，分析了基站硬件架构的未来发展趋势。 1 概述 5G作为支撑经济社会数字化转型的关键新型基础设施，已经驶入网络建设与商用的快车道。5G基站是无线接入网的核心设备，其硬件架构与能力直接影响5G无线网络的性能。随着5G网络的发展，基站设备已经历了由原型设备到商用设备的发展过程，硬件平台更新换代，设备形态逐步丰富和完善，设备性能得到了很大提升，具备大带宽、低时延、广联接的网络能力。未来，随着5G产业链的发展，5G基站硬件架构还将进一步演进，以更好地支撑数字化时代涌现出的多样化新业态。 在5G加速发展之际，有必要对5G基站的硬件架构及产业发展状况进行系统的研究，同时展望未来的发展趋势，引导5G基站设备持续演进，助力高质量、灵活高效的5G网络部署。 2 5G基站硬件架构 5G基站设备的整体架构可分为2类：BBU+AAU/RRU 2层架构、CU+DU+AAU/RRU 3层架构。其中，CU、DU为基带设备，共同完成5G基带协议处理的全部功能。CU负责高层基带协议处理，并提供与核心网之间的回传接口；DU完成底层基带协议处理，并提供与5G AAU/RRU之间的前传接口；CU与DU之间通过F1接口交互。BBU集成了CU与DU的全部基带处理功能。目前，5G基站设备主要采用BBU+AAU/RRU 2层架构，因此下文主要分析了5G BBU与AAU/RRU的硬件架构。DU设备架构与BBU类似，主要基于专用硬件平台实现，而CU设备则一般基于通用硬件平台实现。 2.1 5GBBU硬件架构 5G BBU是基带设备，硬件架构如图1所示，包含基带处理单元、主控传输单元、电源模块以及接口单元等功能模块。其中，基带处理单元主要完成基带协议处理，提供与AAU/RRU通信的接口；主控传输单元负责基站的配置管理、信令处理、资源管理、数据传输，提供传输、时钟、LMT接口，电源模块主要用于设备内部直流供电的管理。 图1 5G BBU硬件架构 硬件实现方面，5G BBU内部集成了多种半导体器件与芯片，主控传输单元与基带处理单元内部的核心器件如图2所示。处理器（CPU）主要用于高层基带协议以及控制信令处理；基带芯片（ASIC）是BBU的关键芯片，负责底层基带协议处理以及软件算法的实现；FPGA芯片用于基带协议处理中的硬件加速，实现加密/解密或接口转换等专用功能；光模块负责完成光电信号转换功能，用于前传接口处理；交换芯片用于与外部接口之间的数据交换；高精度晶振用于支持BBU内部各功能模块之间的同步。 图2 BBU内部核心器件 2.2 5G AAU/RRU硬件架构 5G AAU/RRU主要完成基带数字信号与射频模拟信号之间的转换以及射频信号的收发处理功能。对于6 GHz以下频段，AAU设备主要分为64T64R、32T32R、16T16R 等主流规格，分别支持64、32、16个射频收发通道。随着通道数的增加，CPRI接口的带宽需求大幅上升，为了降低前传接口的带宽需求，5G AAU采用eCPRI接口，将BBU的部分底层基带协议处理功能上移到AAU。对于2通道、4通道等低通道数的5G射频设备，仍采用传统的RRU+天线的设备形态，设备内部无内置的天线阵列。 5G AAU与RRU的硬件架构基本相同，如图3所示，设备内部包含了接口、数字基带、数字中频、收发信机、功放、双工器等主要模块与器件。其中，接口模块主要用于前传接口信号处理，数字基带模块负责底层基带信号处理，数字中频模块实现上下变频、预失真和波峰系数降低等功能，收发信机模块完成数模/模数转换（ADC/DAC）以及模拟信号的接收与发射信号处理功能，功放/低噪放分别完成下行与上行信号的放大，滤波器用于发射及接收信号的选频以及干扰抑制，双工器用于接收与发送通道的信号滤波与收发切换。 图3 5G AAU/RRU硬件架构 3 5G基站核心器件及产业现状 3.1 5G BBU核心器件 5G BBU主要基于专用硬件实现，内部集成了ASIC、CPU、FPGA等半导体器件，核心器件的产业发展状况直接影响BBU设备的性能。一方面，核心器件的性能与工艺水平决定了BBU设备整体的硬件处理能力与集成度；另一方面，半导体产业发展也可推动专用硬件平台代际更替，优化BBU硬件架构，提高设备性能。 5G BBU内部，基带芯片是最关键的器件之一，可以反映不同设备的性能差异。基带芯片一般采用设备厂商自研的ASIC架构，业界主要采用14 nm或7 nm工艺，5 nm芯片正在技术导入阶段，台积电和三星已具备5 nm量产能力。BBU使用的处理器主要以ARM架构和X86架构为主，采用高性能的处理器芯片以提供更强大的运算性能、更低的功耗，支持5G基带的复杂处理功能。FPGA即现场可编程门阵列，相比AISC，具有可编辑、更灵活、产品上市时间短等优势。5G BBU使用FPGA以更好地支持设备软硬件的后向升级。由于行业技术壁垒高，FPGA核心技术被Xilinx、Intel、Lattice等头部公司垄断，国外三巨头占据全球市场份额的90%。 3.2 5G AAU/RRU核心器件 5G AAU/RRU使用的核心器件主要包括基带芯片、数字中频芯片、收发信机芯片、ADC/DAC、功放、滤波器等。 其中，5G基站使用的功放主要采用LDMOS和氮化镓2种技术。在高频、大带宽、高功率的工作条件下，氮化镓功放的性能优于LDMOS。一般，5G高频段设备使用GaN功放，而低频设备则2种功放并用。LDMOS器件工艺比较成熟，主要采用8英寸140 nm工艺，主流供应商有NXP、Qorvo等。氮化镓器件成本较高，制造工艺更加复杂，主要厂商包括住友、Wolfspeed、Qorvo等国外厂商以及能讯、创元达等国内厂商。 高速高精度的ADC/DAC是5G基站的不可或缺的芯片。目前ADC/DAC市场份额分别被ADI、TI、MAXIM、等国外厂商独占，国内厂商在ADC/DAC芯片领域起步晚，能够量产高精度、高速度ADC/DAC的厂商较少，产品线比较单一。 基带与数字中频芯片的能力需满足100 MHz载波带宽、64路射频收发通道以及复杂的波束赋形算法处理的需求。主要采用主设备厂商自研的ASIC芯片，目前采用14 nm或7 nm工艺，下一代芯片将支持5 nm或3 nm技术。 收发信机芯片用于收发链路的信号处理，可集成数字变频、混频、多通道ADC/DAC、放大和滤波等功能。目前业界主流的芯片供应商为ADI和TI，单芯片支持四路射频通道处理，后续随着制程水平发展，可进一步提高单芯片的处理能力，降低AAU体积与功耗。 4G RRU使用的滤波器主要以金属腔体滤波器为主，工艺成熟、价格低，但由于金属整体切割导致体积较大。5G时代，AAU天线数量大幅增加，对滤波器的尺寸与发热性能也有更高的要求，使得金属腔体滤波器应用受限，陶瓷介质滤波器体积小、温度稳定性高，成为较好的解决方案。因此，5G AAU前期采用工艺成熟的小型化金属滤波器，后期将主要采用陶瓷介质滤波器。目前，规模较大的陶瓷介质滤波器厂商主要有灿勤、国华、凡谷等。 4 基站架构的未来演进 4.1 演进方向分析 在多样化业务需求的驱动下，5G网络需要具备更加弹性、灵活的业务提供能力，这就对5G基站设备提出了更高要求，推动设备硬件平台迭代更新、基站架构持续演进。5G基站架构的演进分为专用硬件增强与架构通用化2个方向。 a）专用硬件增强。现阶段5G基站设备主要在专用硬件平台上实现，通过定制化器件与配套软件高效地实现BBU与AAU/RRU的特定功能。后续，随着5G产业链的发展，核心半导体器件的性能将不断提升，专用硬件平台的性能也会逐代增强。对于5G BBU设备，未来可通过升级5 nm/3 nm工艺、优化ASIC设计、增强基带芯片能力、引入更高性能多核处理器、FPGA等芯片等方式，提升载波与数据流处理能力，支持多模共平台。对于5G AAU/RRU设备，通过优化架构设计与算法、提高数字与模拟芯片集成度、引入新材料等手段，使设备向着小型化、绿色节能的方向不断增强。 b）架构通用化。通过将基站软件功能与硬件解耦，结合硬件资源云化、基站功能虚拟化等技术，可逐步实现基站架构通用化。与专用硬件设备相比，通用化架构的基站设备支持灵活的软件部署与修改，硬件资源完全共享并可以由上层应用按需灵活调用，同一硬件平台可兼容不同制式系统，支持按需开通，实现通信网络的敏捷部署。同时，通用硬件平台支持后向平滑演进，可提高设备利用率，延长生命周期，降低网络建设成本。目前在移动通信网络中，核心网和数据中心等基础设施已经广泛采用了通用化硬件架构，满足上层应用对于底层基础资源的弹性伸缩需求。在无线接入网领域，硬件通用化尚处于尝试探索阶段，相关技术及产业还不成熟，通用硬件平台的性能还无法支撑基站设备的全面通用化。 4.2 两种基站架构的对比 基于专用硬件与通用硬件的2种基站架构存在本质的区别，如图4所示。 对于专用硬件架构，专用硬件层主要包含CPU、ASIC、FPGA、射频芯片等，通过内部的高速交换接口或专用背板实现互联。上层配套软件系统实现协议栈基本功能以及设备商私有算法；软件系统与底层硬件紧耦合，设备内部接口对外不可见。 对于通用硬件架构，基础硬件层主要由通用计算、存储、网络等硬件资源以及FPGA/ASIC等硬件加速器构成，其中，硬件加速器主要用于完成基带物理层协议、加/解密或接口交换等功能，卸载通用处理器的负荷。虚拟层提供对底层硬件的抽象、动态重构与管理，完成对硬件资源的灵活调配与控制，为上层应用提供虚拟的计算和转发功能。网元功能层实现了各类虚拟化网元功能，比如BBU、CU、DU等基站功能。基于虚拟化技术的网元功能可根据业务需求灵活编排，并支持向更高层的应用平台开放底层设备能力。 （编辑：宣城站长网） 【声明】本站内容均来自网络，其相关言论仅代表作者个人观点，不代表本站立场。若无意侵犯到您的权利，请及时与联系站长删除相关内容! |
